[1]杨晓玲,刘文龙. 基于FPGA的高清视频信号存储模块设计[J].中国医学物理学杂志,2018,35(6):695-700.[doi:DOI:10.3969/j.issn.1005-202X.2018.06.014]
　YANG Xiaoling,LIU Wenlong. Design of high-definition video signal storage module based on FPGA[J].Chinese Journal of Medical Physics,2018,35(6):695-700.[doi:DOI:10.3969/j.issn.1005-202X.2018.06.014]
点击复制

 基于FPGA的高清视频信号存储模块设计()
分享到：

《中国医学物理学杂志》[ISSN:1005-202X/CN:44-1351/R]

卷:
35卷
期数:
2018年第6期
页码:
695-700
栏目:
医学信号处理与医学仪器
出版日期:
2018-06-22

文章信息/Info

Title:
 Design of high-definition video signal storage module based on FPGA
文章编号:
1005-202X（2018）06-0695-06
作者:
 杨晓玲1; 刘文龙2; 3
 1.陕西省医疗器械质量监督检验院， 陕西 西安 710065； 2.西安光学精密机械研究所， 陕西 西安 710119； 3.中国科学院大学， 北京 100049
Author(s):
 YANG Xiaoling1;  LIU Wenlong2; 3
 1. Shaanxi Province Medical Equipment Quality Supervision and Inspection, Xi’an 710065, China; 2. Xi’an Institute of Optics and Precision Mechanics, Xi’an 710119, China; 3. University of Chinese Academy of Sciences, Beijing 100049, China
关键词:
高清电子内窥镜; FPGA; 串行高级技术接口协议; CRC-32; 链路层
Keywords:
 ; Keywords: high-definition electronic endoscope;  FPGA;  serial advanced technology attachment protocol;  cyclic redundancy check-32;  link layer
分类号:
TP274
DOI:
DOI:10.3969/j.issn.1005-202X.2018.06.014
文献标志码:
A
摘要:
 高清视频信号存储模块是电子内窥镜视频存储的核心，本研究设计基于串行高级技术接口（SATA 2.0）协议的高清电子内窥镜视频存储，并将循环冗余校验（CRC-32）算法用于高速数据传输协议的物理层和链路层，使得数据在信道中传输时，避免受到各种各样的干扰而出现误码。最后，编写Verilog逻辑实现CRC-32校验算法，进行仿真测试，并在Kintex-7开发板平台上进行验证性测试。在速率高达250 MB/s时，基于FPGA的高清视频信号存储模块的误码率低于10-12，满足电子内窥镜视频存储的高实时性、高带宽、低误码率的需求，具有良好的市场应用前景。
Abstract:
 High-definition (HD) video signal storage module is the core of electronic endoscope video storage. Herein a HD electronic endoscope video storage is designed based on serial advanced technology attachment (SATA 2.0) protocol, and cyclic redundancy check-32 (CRC-32) algorithm for error checking is used in the physical layer and link layer of high-speed data transmission protocol, aiming to avoid various of interferences and errors during the data transmission in the channels. Finally, Verilog logic is programmed to achieve CRC-32 codec for simulation test, and the verification test is performed on Kintex-7 development board platform. With the bit error rate less than 10-12 at the speed up to 250 MB/s, the designed HD video signal storage module based on FPGA which has a good market prospect meets the requirement for high real-time, high bandwidth and low bit error rate.

相似文献/References:

[1]郑金存,张 慧,梁伟江,等.基于混沌信号的经皮神经电刺激仪的设计[J].中国医学物理学杂志,2015,32(01):86.[doi:10.3969/j.issn.1005-202X.2015.01.021]
[2]仓臣,丁孝宇,郑政.用于外周神经的干涉电流刺激器设计[J].中国医学物理学杂志,2020,37(8):1062.[doi:DOI:10.3969/j.issn.1005-202X.2020.08.023]
　CANG Chen,DING Xiaoyu,ZHENG Zheng.Design of interference current stimulator for peripheral nerve[J].Chinese Journal of Medical Physics,2020,37(6):1062.[doi:DOI:10.3969/j.issn.1005-202X.2020.08.023]
[3]王超,逯迈.神经核团异常放电的数值模拟与FPGA实现[J].中国医学物理学杂志,2021,38(6):749.[doi:DOI:10.3969/j.issn.1005-202X.2021.06.017]
　WANG Chao,LU Mai.Numerical simulation of abnormal discharge of nuclei and FPGA implementation[J].Chinese Journal of Medical Physics,2021,38(6):749.[doi:DOI:10.3969/j.issn.1005-202X.2021.06.017]

备注/Memo

备注/Memo:
 【收稿日期】2017-12-06
【基金项目】中科院光谱成像技术重点实验室开放基金（LSIT201715G）
【作者简介】杨晓玲，高级工程师，研究方向：医疗器械检测，研发、标准制定，E-mail: 85093927@qq.com
【通信作者】刘文龙，博士生，研究方向：高速数据存储，E-mail: laoshuge-
nlwl@126.com
更新日期/Last Update: 2018-06-22